微型计算机原理及应用学习笔记 简单的输入／输

这一节扼要地介绍三种常用的功能较简单的输入输出接口芯片的功能及应用。
   一、芯片功能简介绍
    在外设接口电路中，经常需要对传输过程中的信息进行放大(功率放大)、隔离以及锁存，能实现上述功能的接口芯片最简单的就是缓冲器、数据收发器和锁存器。
    (一)74系列器件
    74系列器件是TI(Texas Instrument，德州仪器)公司生产的中小规模TTL集成电路芯片，这是一种低成本、工业和民用产品，工作温度为0—70℃，以功耗和速度分类有如下几类：
    (1)74X X X——标准TTL；
    (2)74LXXX一低功耗TTL；
    (3)74SX X X——肖特基型TTL；
    (4)74LSX X X——低功耗肖特基型TTL；
    (5)74ALSX X X——高性能型TI'L；
    (6)74FX X X——高速型TTL。
    对于相同编号(X X X)、不同类型的芯片，其逻辑功能完全一样。
    (二)锁存器74LS373
    74LS373是一种8D锁存器，具有三态驱动输出，其逻辑电路及引脚图如图6-4所示。由图6-4可见，该锁存器由8个D门组成，有8个输入端1D一8D，八个输出端1Q一8Q，2个控制端——G和OE，使能端G有效时，将D端数据打入锁存器中D门，当输出允许端有效时，将锁存器中锁存的数据送到输出端Q。
74LS373的锁存功能见表6—1。
表中H为高电平，L 为低电平， Q0为原状态，Z为高阻态，X表示任意值(即不论为“H”还是为“L”都一样)。
    从表中可见74LS373的功能为：当使能端G为高电平时，同时输出允许端 为低电平，则输出Q等于输入D；当使能端G为低电平，而输出允许端 也为低电平时，则输出Q=Qo(原状态，即使能端G由高电平变为低电平前，输出端Q的状态，这就是“锁存”的意义)：当输出允许端 为高电平时，不论使能端G为何值。输出端Q总为高阻态。
    74LS373锁存器主要用于锁存地址信息、数据信息以及DMA页面地址信息等。
    常用的锁存器还有74LS273、573、Intel 8282和8283等。
    (三)缓冲器74LS244
    74LS244是一种三态输出的八缓冲器和线驱动器，该芯片的逻辑电路图和引脚图如图6-5所示。
    从图可见，该缓冲器有8个输入端，分为两路—1A1～1A4，2A1～2A4，同时8个输出端，也分为两路——1Y1～1Y4，2Y1～2Y4，分别由两个门控信号 和 控制，当 为低电平时，1Y1—1Y4的电平与1A1—1A4的电平相同，即输出反映输入电平的高低；同样，当 为低电平时，1Y1～1Y4的电平与2A1—2A4的电平相同。而当 (或 )为高电平时，输出1Y1—1Y4(或2Y1～2Y4)为高阻态。经74LS244缓冲后，输入信号被驱动，输出信号的驱动能力加大了。
74LS244缓冲器主要用于三态输出的存储地址驱动器、时钟驱动器和总线定向接收器和定向发送器等。
    常用的缓冲器还有74LS240，241等。
    (四)数据收发器74LS245
    74LS245是一种三态输出的8总线收发器，其逻辑电路图和引脚图如图6-6所示。
    从图可见，该收发器有16个双向传送的数据端，即A1—A8，B1—B8，另有二个控制端——使能端 ，方向控制端DIR  该芯片的功能如表6-2所示。74LS245通常用于数据的双向传送、缓冲和驱动。常用的数据收发器还有74LS243，Intel 8286、8287等。
二、芯片应用举例   
下面用两个应用实例来说明上述I／O接口芯片在微机系统中的作用。
(一)74LS373用作输出接口   
图6-7是采用74LS373锁存器作为发光二极管LED接口的电路图。图中①为译码器，CPU的双重总线AD0~ADl5已经分离为单一的信号线——A0~A15(输出)、D0～D15(双向)， 由 和 信号组合而成。当74LS373的输出端Q7～Q0为全“高”时发光二极管不发光；当Q7～Q­为全“低”时，所有的发光二极管都发光，而Q端信号是由74LS373输入端在G端加上高电平时送上数据线D7~D0，若要使L7～L0都发光，必需向D7～D0写入全“0”信号，这可由如下指令实现：
    MOV  AL，00H
    OUT  ，AL
    OUT指令产生 为低电平，译码器输出 低电平，或非门输出为正脉冲，373的输入端D7~D0出现CPU送出的数据AL=00H，然后在G端的正脉冲作用下把D7～D0的00H锁存输出，使L7~L0全部点亮。这是最简单的无条件传送。
    (二)用于一般的总线驱动电路
    在8086系统中，由于存储器和I / O接口较多，必需在CPU总线和系统总线之间加接总线驱动电路，要求在加接驱动电路后CPU仍能进行常规的存储器读写、I / O读写、中断响应，、总线请求响应(即HLDA有效)以及在RESET有效时的相应操作。试设计一个总线驱动器电路，要求被驱动的总线信号包括20位地址总线、16位数据总线以及控制总线中的 、 、 、ALE、 和 。
    解题分析：
    (1)按题意，根据8086总线信号的特点，CPU总线中的双重总线信号A16／S3~A19／S6、AD0~AD15以及 中的地址信息A19～A0以及 必须要锁存和驱动，可以采用三片74LS373锁存器来实现上述信号的锁存和驱动，而AD0—AD15同时通过数据收发器74LS245(二片)，用来驱动双向数据信号；而单向的控制信号 、 、 、ALE和 等只需采用缓冲器74LS244即可。
    (2)确定了采用的主要器件后，连接中的关键问题是这三种器件中的控制信号如何连接。
    按题意，CPU进行存储器读写和I／O读写时，373、245和244必须正常工作，向系统总线提供正常工作所要求的地址信号、数据信号和控制信号。而在总线请求响应(HLDA有效)和复位信号RESET有效时，要求驱动电路输出处于高阻状态。根据三种驱动(锁存)器的工作特性，74LS373输出为高阻态的条件是 端接高电平；74LS245输出为高阻态的条件是 端接高电平；74LS244输出为高阻态的条件是 、 接高电平。据此可将74LS373的 、74LS245的 和74LS244的 、 连接在一起，同一个或门(2号)的输出端相连，或门的输入为8086CPU的输出信号RESET和HLDA。当执行总线响应周期时，HLDA有效，为高电平；当复位信号有效时，RESET为高电平。RESET和HLDA只要一个有效(高电平)，或门2输出即为高电平，使74LS373、74LS245和74LS244三组器件输出呈现高阻抗，此即总线响应(保持响应)周期和RESET操作所要求的总线环境。
    对数据收发器74LS245而言，数据传送方向由控制端DIR控制，当DIR为低电平时，传输方向为从B到A；当DIR为高电平时，传输方向为由A到B。CPU在进行读操作时 (不论是存储器读；还是I／O读)，以及中断响应时，要求数据从B到A传输。为此可以将经驱动后的控制信号线 (读)和 (中断响应)送到一个与门1，与门1输出同74LS245的DIR端相连；这样，在CPU进行读操作时( 为低电平)或CPU进人中断响应周期时( 为低电平)；与门1输出为低电平，控制74LS245的传输方向为从B到A，即从系统总线传输到CPU。
地址锁存器74LS373的锁存作用由使能端G保证，G为高电平时，把输入地址信息  打入74LS373，G从高变为低时，将地址锁存，G端同CPU经驱动后的地址锁存允许信号ALE相连，刚好满足锁存要求。  
根据以上分析，可以画出按题意要求的总线驱动电路，如图6-8所示。